DOC. 4

Patent number:

JP10164162

Publication date:

1998-06-19

Inventor:

WADA MASANORI

Applicant:

NEC CORP

Classification:

- international:

H04L27/22; H03M13/12

european:

Application number: JP19960323792 19961204

Priority number(s):

View INPADOC patent family

Also Published : JP10164162 (A)

Abstract of JP10164162

PROBLEM TO BE SOLVED: To provide a viterbi decoding circuit whereby the encoding gain of viterbi decoding is obtained only by the orthogonal wave detection of 0 deg./90 deg. without adding a unique word.

SOLUTION: A data converting part 4 is provided with a coordinate conversion table together with the table of branch metric generation so as to execute shift rotation for removing phase non-establishment based on the output of a node judgement control part 8 by using the coordinate conversion table. Viterbi decoding is executed against data outputted from the data converting part 4 by an addition comparing circuit 5, a pass memory part 6 and a most likelihood judging part 7. Two-bit data with excellent S/N within output three bits is viterbi-decoded and data of the remaining one bit is decoded by the value. Thus, a circuit incidental to 45 deg. and its orthogonal wave detection is unnecessitated.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-164162

(43)公開日 平成10年(1998) 6月19日

(51) Int.Cl.⁸

H04L 27/22

H 0 3 M 13/12

識別記号

FΙ

H04L 27/22

H 0 3 M 13/12

С

審査請求 有 請求項の数2 OL (全 6 頁)

(21)出願番号

(22)出願日

特願平8-323792

平成8年(1996)12月4日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 和田 正紀

東京都港区芝5丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 松浦 兼行

(54) 【発明の名称】 ビタビ復号回路

(57)【要約】

【課題】 ユニークワードを付加して位相不確定性を除去する同期方式では、伝送するデータ量が低減し、45 。 及びそれと直交する検波回路を付加し、切り換える従来の復号方法はBPSK、QPSKのビタビ復号と比較して2倍以上の回路を必要とする。

【解決手段】 データ変換部4はブランチメトリック発生のテーブルと共に、座標変換テーブルを有し、位相不確定性除去のための位相回転をノード判定制御部8の出力に基づいて座標変換テーブルを用いて行う。また、データ変換部4から出力されたデータに対して加算比較回路5、パスメモリ部6及び最尤判定部7によりビタビ復号されるが、出力3ビットのうちS/Nの良い2ビットデータをビタビ復号し、その値より残りの1ビットのデータを復号する。これにより、45°及びその直交検波に付随した回路を不要にできる。



3 `

1

【特許請求の範囲】

【請求項1】 8相PSK信号を直交検波して I 信号と Q信号を出力する復調部と、

前記 I 信号と Q 信号を入力信号として受け、 8 相逆マッピング及びユークリッド距離計算をテーブルを用いて行い、ユークリッド距離が最小な 4 個のブランチメトリックを発生するデータ変換部と、

前記データ変換部から出力された前記ブランチメトリックの3ビットデータのうちS/Nが良い方の2ビットデし、コストータをビタビ復号し、その値より残りの1ビットデータ 10 題がある。を復号する復号手段とを有することを特徴とするビタビ 【0006復号回路。

【請求項2】 前記データ変換部は、位相不確定性除去のための座標変換テーブルを有し、前記復号手段により得られるパスメモリの最大値に達した値をオーバーフローとして計数し、単位時間当りのオーバーフロー回数がしきい値を越えたときに前記データ変換部の座標変換テーブルを用いて座標変換した前記ブランチメトリックを発生させるための位相制御を行うノード判定制御部を有することを特徴とする請求項1記載のビタビ復号回路。【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はビタビ復号回路に係り、特に8相位相変調(PSK)された多値信号の復調におけるビタビ復号回路に関する。

[0002]

【従来の技術】多値位相変調方式については、直交位相変調(QPSK)、8相PSK、16値直交振幅変調(16QAM)、64QAM、256QAMなどの変調方式が知られている。このうち、8相PSKの復調においては同期検波用の基準搬送波再生時に、位相差360°の間に8個の安定点が存在するコスタスループによる再生装置で再生すると、再生搬送波がこの8個の安定点のどれか1つの安定点に引き込まれ、常時所定の位相の基準搬送波を再生することができない位相不確定性が存在するが、8相PSKではBPSK、QPSKなどの復調の際に通常使用される差動論理回路による位相不確定性除去ができないため、位相不確定性を除去するために、特定パターンのユニークワードをデータ伝送部に付加した同期方式や、45°位相検波の付加を行い位相同40期点への切り換えを行う方式などが採用されている。

【0003】また、8相PSKでは45°位相角を含むため、0°/90°の直交検波では一部の距離において最大の信号対雑音比(S/N)が得られないため、位相不確定性を除去する後者の45°位相検波結果を、ビタビ復号に用いてビタビ復号を行う方法や、符号化率を"1"に近くする方法等がとられている。

[0004]

【発明が解決しようとする課題】しかるに、ユニークワ より、8相PSK信号の検波について45°及と ードをデータ伝送部に付加して位相不確定性を除去する 50 直交したデータ検出と処理切換が不要にできる。

同期方式では、ユニークワードを付加することで実際に 伝送するデータ量が低減し、また、ユニークワードを付加しないときと同一のデータ量を伝送しようとした場合はビットレートが高くなり、変調波の占有帯域幅を広げてしまう。

【0005】また、45°及びそれと直交する検波回路を付加し、切り換える従来の復号方法はBPSK、QPSKのビタビ復号と比較して2倍以上の回路を必要とし、コスト、保守性、信頼性の点で不利であるという問題がある。

【0006】本発明は以上の点に鑑みなされたもので、ユニークワードの付加無しに0°/90°の直交検波のみでビタビ復号の符号化利得が得られるビタビ復号回路を提供することを目的とする。

【0007】また、本発明の他の目的は、簡単な構成の位相不確定性除去のための回路により、8相PSK復調を行い得るビタビ復号回路を提供することにある。

【0008】更に、本発明の他の目的は、ロジックレベルで動作することで、高速にビタビ復号を行い得るビタビ復号回路を提供することにある。

[0009]

【課題を解決するための手段】上記の目的を達成するため、本発明は、8相PSK信号を直交検波して I 信号と Q信号を出力する復調部と、1信号と Q信号を入力信号として受け、8相逆マッピング及びユークリッド距離計算をテーブルを用いて行い、ユークリッド距離が最小な4個のブランチメトリックを発生するデータ変換部と、データ変換部から出力されたブランチメトリックの3ビットデータのうちS/Nが良い方の2ビットデータをビタビ復号し、その値より残りの1ビットデータを復号する復号手段とを有することを特徴とする。

【0010】との発明では、直交検波により発生するレベル比の小さい(S/Nの悪い)1ビットのデータについて、レベル比の大きい(S/Nの良い)2ビットデータをビタビ復号し、その復号データから残りの1ビットのデータを復号する。

【0011】また、本発明はデータ変換部が、位相不確定性除去のための座標変換テーブルを有し、復号手段により得られるパスメモリの最大値に達した値をオーバーフローとして計数し、単位時間当りのオーバーフロー回数がしきい値を越えたときにデータ変換部の座標変換テーブルを用いて座標変換したブランチメトリックを発生させるための位相制御を行うノード判定制御部を有するように構成したものである。

【0012】との発明では、データ変換部はブランチメトリック発生のテーブルと共に、座標変換(位相回転)のテーブルを有しており、位相不確定性除去のための位相回転をブランチメトリック発生に擬似的に行うとにより、8相PSK信号の検波について45°及びそれと直交したデータ検出と処理切換が不要にできる

10

[0013]

【発明の実施の形態】次に、本発明の実施の形態について図面と共に説明する。

【0014】図1は本発明になるビタビ復号回路の一実施の形態のブロック図を示す。同図に示すように、この実施の形態は復調部1とビタビ復号部2から構成されている。ビタビ復号部2は、A/Dコンバータ3a、3b、データ変換部4、加算比較回路5、バスメモリ部6、最尤判定部7、ノード判定制御部8、遅延部9及びデータ復号部10から構成されている。

【0015】復調部1は入力された8相PSK変調波を、再生キャリアにより直交検波を行い、更にナイキストフィルタにより最適なS/N化を行って得られた2種類のアナログ信号をそれぞれビタビ復号部2内のA/Dコンバータ3a、3bに供給する。

【0016】A/Dコンバータ3a及び3bはそれぞれ入力されたアナログ信号を、同時に入力される再生クロックにてサンプリングを行い、4ビットのディジタルデータである0°検波用同相信号(1信号)と90°検波用直交信号(Q信号)とを出力する。データ変換部4は、入力された1信号とQ信号に対して、それぞれ8相逆マッピング・座標変換、2乗ユークリッド距離計算をテーブルを参照して行う。

【0017】テーブルはリード・オンリ・メモリ(ROM)に記憶されている。このROMのアドレスにA/Dコンバータ3a、3bから入力される4ビットのI信号及び4ビットのQ信号と、後述のノード判定制御部8からの2ビットの位相制御信号と、1ビットの硬判定・軟判定が入力され、ブランチメトリックを発生するテーブルは、復号される3ビットデータのaチャンネルデータ(a値)が"1"と"0"のときで、ユークリッド距離が最小となる方を出力するので、4個のテーブルよりブランチメトリックを発生する。それは、二重パスよりトレリス線図により復号を行うが、a値が"0"、"1"とも同じメトリック値と加算するので、ユークリッド距離の最小を出力することで二重パスの選択をすることに等しい。

【0018】加算比較回路5及びバスメモリ部6は、二重バスによりトレリス線図の復号を行う。最尤判定部7は、バスメモリ部6より入力された4個のメトリック値の中から、最もメトリック値が小さなものを選択して選択コード値としてバスメモリ部6へ出力する。

【0019】データ復号部10は、A/Dコンバータ3a、3bより遅延部9を通して入力されるI信号及びQ信号の座標点と、パスメモリ部6から入力されるデータ(b, cチャンネルデータ)とよりa値が"1","0"の時のユークリッド距離を求め、ユークリッド距離が小さい方のa値をI信号として出力し、またb、cチャンネルデータをQ信号として出力する。また、I信号については2値の差動復号を行う。

【0020】ノード判定制御部8は、パスメモリ部6の出力データを入力信号として受け、ある期間のオーバーフロー回数をカウントし、そのカウント値がスレッショルドレベルを越えたならば、2ビットカウンタをカウントアップし、データ変換部4位相(座標)を4ビットずらす。なお、a値については、差動復号により2値の位相不確定性除去が行われるため、b、cチャンネルデータで構成されるデータ間、すなわち、360°/N(Nは8相PSKの場合8)の半分の位相制御を行えばよい。

【0021】遅延部9はa値のデータを得るため、データ復号部10に入力されるb, c値の処理遅延分の遅延時間をA/Dコンバータ3a、3bの出力1信号、Q信号に与え、データ復号部10に出力する。

【0022】次に、この実施の形態の位相不確定性除去のための位相制御動作について、図2及び図3を併せ参照して説明する。入力された8相PSK変調は、復調部1に入力されて2種類の検波信号に直交検波され、その2種類の検波信号がそれぞれビタビ復号部2内のA/Dコンバータ3a、3bに入力されて、それぞれ4ビットのディジタルデータであるI信号とQ信号に変換される。これらのI信号とQ信号はそれぞれデータ変換部4に入力されて、初期の座標によりデータの直交によるベクトル合成点のブランチメトリック発生及びユークリッド距離算出が行われる。

【0023】このデータ変換部4の出力信号は、加算比 較回路5、パスメモリ部6及び最尤判定部7により、ビ タビ復号が行われる。この際、正常位相にて検波したデ ータと異なる位相にて検波したデータのメトリックの分 散、時間変化が異なることから、正常位相にて検波した データと異なる位相にて検波したデータのメトリックの 分散値の差を算出し、更にそれを積分した値が、ある値 より小さければ正しい位相でないとし、位相転換すると とで位相不確定性の除去ができることが知られている。 【0024】しかし、この実施の形態では、パスメモリ がパスメモリ部6の最大値に達した値をオーバーフロー とし、このオーバーフロー値を監視し、オーバーフロー 値が復号後のビットエラー値の例えば10-1値相当以上 発生した時に位相相違と判定し、座標変換制御をデータ 変換部4に対して行う。この判定と座標変換制御はノー ド判定制御部8により行う。ここで、図2はそれぞれ4 ピットのI信号、Q信号のマッピング構成を示し、a~ gは8相PSK信号の8個のデータ点(マッピングポイ ント)を示す。ことで、横軸がI信号、縦軸がQ信号を 示す。また図3はデータ変換部4における位相回転によ るマッピングデータ表を示す。図3において、マッピン グポイントa~hは図2のデータ点A~Hに相当し、マ ッピングポイントAを45°位相回転すると、0°のマ ッピングポイントHの値に制御され、90°位相回転す 50 ると0°のマッピングポイントGの値に制御され、同様

. --

に45°位相回転する毎に0°のマッピングボイント F, E, D, C, Bの値に制御される。他のマッピング ポイントについても同様である。なお、図3中、それぞ れ3桁のデータは左からa、b、cの各チャンネルのデ ータである。

【0025】データ変換部4では、この座標変換制御を 受け、I信号とQ信号のベクトル合成点の座標変換を変 化した形でテーブル値を出力する。このテーブル値に対 して加算比較回路5、バスメモリ部6及び最尤判定部7 8により前記オーバーフロー値が復号後のビットエラー 値の10-1値相当以下になったと判定された時に上記の データ変換部4の位相回転を止める。

【0026】次に、本実施の形態の復調データの不確定 性の復号動作について、図4を併せ参照して説明する。 8相PSK変調の際に、任意にデータのマッピングを行 うが、本説明に関し、図4に示すマッピングにて動作説 明を行う。また、畳み込みを2/3で行う。この場合、 1チャンネルに対しては、畳み込み符号化されてないデ ータをa チャンネルデータとしたとき、図4に示すよう 20 動作するため装置の高速化を実現できる。 に、レベル1とレベル2間に0、1の変化点が存在する が、この変化点はレベル2、レベル3に比較しS/Nが 悪く、ビタビ復号されないため、データの誤りが大きく なってしまう。

【0027】ただし、このときのb、cチャンネルデー タを見ると、11,00であり、この値を見ることで、 a チャンネルのデータ判断が可能となる。また、b, c チャンネルデータはビタビ復号が行われるため、このビ タビ復号により、より確からしさが得られる。とのb. c チャンネルデータと同時に a チャンネルデータの復号 30 2 ビタビ復号部 を行うため、A/Dコンバータ3a、3bの出力データ (I 信号、Q信号) に対し遅延部9によりビタビ復号分 の遅延を与えてデータ復号部10に入力し、b, cチャ ンネルデータよりaチャンネルデータを復号する。この 後、aチャンネルデータについて差動復号化を行う。以 上により、aチャンネルデータはビタビ復号と同等のビ ットエラー改善が行われる。

[0028]

【発明の効果】以上説明したように、本発明によれば、 直交検波により発生するレベル比の小さい(S/Nの悪 い)データについて、レベル比の大きい(S/Nの良 い)データをビタビ復号し、その復号データより符号利 得のないチャンネルデータを復号するようにしたため、 ユニークワードの付加なしに8相PSK変調されたデー タのビタビ復号を0°/90°の直交検波のみにてビタ ビ復号の符号化利得が得られる。

【0029】また、本発明によれば、データ変換部はブ により、ビタビ復号が行われ、また、ノード判定制御部 10 ランチメトリック発生のテーブルと共に、座標変換(位 ・ 相回転)のテーブルを有しており、位相不確定性除去の ための位相回転をブランチメトリック発生に擬似的に行 うことにより、8相PSK信号の検波について45°及 びそれと直交したデータ検出と処理切換が不要にできる ため、8相PSK変調されたデータの復調の際に発生す る位相不確定性除去のための回路を簡略化でき、回路規 模が小さいことで保守性、信頼性を向上することができ

【0030】更に、本発明によれば、ロジックレベルで

【図面の簡単な説明】

【図1】本発明の一実施の形態のブロック図である。

【図2】本発明の座標変換例を示す概念図である。

【図3】座標変換時、各位相角に値するマッピングデー タを示す図である。

【図4】8相PSKデータマッピング例を示す概念図で ある。


【符号の説明】


- 復調部

3a、3b A/Dコンパータ

- 4 データ変換部
- 5 加算比較回路
- 6 バスメモリ部
- 7 最尤判定部
- 8 ノード判定制御部
- 9 遅延部
- 10 データ復号部

【図1】





【図3】

				制	御位相	角 (de	g.)		
		0	45	90	135	180	225	270	315
マッピングポイント	A	000	111	110	101	100	011	010	001
	В	001	000	111	110	101	100	011	010
	С	010	001	000	111	110	101	100	011
	D	011	010	001	000	111	110	101	100
	Ε	100	011	010	001	000	111	110	101
	F	101	100	011	010	001	000	111	110
	G	110	101	100	011	010	001	000	111
	Н	J11	110	101	100	011	010	001	000
85+>\$A7-5 05+>\$A7-9 b7+>\$A7-9									

-,,,,,,,,,

į.

. ----

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:					
☐ BLACK BORDERS					
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES					
☐ FADED TEXT OR DRAWING					
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING					
☐ SKEWED/SLANTED IMAGES					
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS					
☐ GRAY SCALE DOCUMENTS					
☐ LINES OR MARKS ON ORIGINAL DOCUMENT					
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY					
Потиер.					

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.